Parallel Algorithms for Formal Logic Design Verification Based on Binary Decision Diagrams

Parallel Algorithms for Formal Logic Design Verification Based on Binary Decision Diagrams

Koichi Nagami

生駒 : 奈良先端科学技術大学院大学, 1995.3

学位論文

巻号情報

全1件
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R000086

2

  • [IS]1995(8)

禁帯出

詳細情報

刊年

1995

形態

58p

別書名

二分決定グラフを用いた形式的論理設計検証における並列処理

シリーズ名

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 1995年3月

注記

学位記番号: 修第100号

授与年月日: 1995/03/24

学位の種類: 修士(工学)

学生番号: 0351082

標題言語

英語 (eng)

本文言語

英語 (eng)

著者情報

永見, 康一 (ナガミ, コウイチ)

件名

Logic Circuits

Computer Aided Design

Formal Design Verification

BDDs

Parallel Algorithms