A placement and routing algorithm for a reconfigurable 1-bit processor array

A placement and routing algorithm for a reconfigurable 1-bit processor array

Mitsuru Tomono, Masaki Nakanishi, Shigeru Yamashita, and Yasuhiko Nakashima

生駒 : 奈良先端科学技術大学院大学, 2007.3

学内論文

メールで送信

宛先

件名

巻号情報

全1件
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

  • TR

R005020

メールで送信

宛先

件名

巻号情報へ戻る

詳細情報

刊年

2007

形態

7 p.

シリーズ名

Information Science Technical Report ; TR2007004

標題言語

(eng)

本文言語

(eng)

著者情報

伴野, 充 (トモノ, ミツル)

中西, 正樹 (ナカニシ, マサキ)

山下, 茂 (ヤマシタ, シゲル)

中島, 康彦 (ナカシマ, ヤスヒコ)

ISSN

09199527

ブックマークを編集

リストを選択

メモ

リストを選択

ブックマークに登録

リストを選択

指定なし

メモ