大規模アクセラレータ構築のためのFPGA接続手法と最適なキャッシュ構成の探索

大規模アクセラレータ構築のためのFPGA接続手法と最適なキャッシュ構成の探索

ダイキボ アクセラレータ コウチク ノ タメ ノ FPGA セツゾク シュホウ ト サイテキナ キャッシュ コウセイ ノ タンサク

森高晃大

生駒 : 奈良先端科学技術大学院大学, 2013.3

学位論文

巻号情報

No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R009753

2

  • [IS]2013(8)

禁帯出

詳細情報

刊年

2013

別書名

Studies of FPGA connections and optimised cache configurations to achieve large scale FU arrays

シリーズ名

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2013年3月

注記

学位記番号: 修第5655号

学位授与年月日: 2013/3/22

学位の種類: 修士(工学)

学生番号: 1151108

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

森高, 晃大 (モリタカ, コウダイ)

件名

アクセラレータ

複数FPGA

キャッシュ

マルチコア