内容紹介

近年のプロセッサは配線遅延の増大と消費電力増加の問題に直面しており、クロック周波数向上にあまり頼らず、なおかつ、電力性能比の高い手法で性能向上を図っている。このような背景のもとで講演者が行った、プロセッサの高性能化を目指した種々の研究について、近年のプロセッサの研究動向を交えながら紹介する。紹介する研究は、1対1接続マルチポート・インタリーブ・キャッシュによるキャッシュ・アクセス・レイテンシ短縮の研究、パイプラインステージ統合による消費電力削減の研究、高クロック動作と命令レベル並列性向上を考慮した命令スケジューラの研究の3テーマを予定している。また、将来のプロセッサにおける問題の緩和を目的として、これから進める予定の研究を、以下の2テーマについて紹介する。1つ目は、将来の半導体製造技術のもとで増加すると考えられる、使用中の一時的なエラー／性能劣化／永久的な故障に耐性を持つプロセッサの研究である。2つ目は、配線遅延のさらなる増加に伴って増加する投機ミス・ペナルティを緩和するため、再実行を行う必要のある命令を高速に判別する、選択的命令再実行方式の研究である。

詳細情報

刊年

2009

形態

電子化映像資料(1時間2分43秒)

シリーズ名

情報科学研究科・ゼミナール講演 ; 平成20年度

注記

講演者所属: 京都大学大学院情報学研究科

講演日: 平成21年2月12日

講演場所: 情報科学研究科大講義室

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

嶋田, 創 (シマダ, ハジメ)