System Verilog アサーション ハンドブック
Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari著 ; 三橋明城男 [ほか] 共訳
東京 : 丸善, 2006.1
図書| No. | 刷年 | 所在 | 請求記号 | 資料ID | 貸出区分 | 状況 | 予約人数 |
|---|---|---|---|---|---|---|---|
|
1 |
|
図書館 |
|
0040261 |
一般 |
|
|
2006
xliii, 367p ; 21cm
System Verilog assertions handbook : for formal and dynamic verification
SystemVerilogアサーションハンドブック
「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊
その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭
日本語 (jpn)
日本語 (jpn)
英語 (eng)
三橋, 明城男 (ミツハシ, アキオ)
NDC8:549.7
NDC9:549.7
4621076124
BA75371267
TRC : 06002856
