遺伝的アルゴリズムのハードウェア化のためのアーキテクチャと回路規模予測モデル, 要旨

遺伝的アルゴリズムのハードウェア化のためのアーキテクチャと回路規模予測モデル, 要旨

イデンテキ アルゴリズム ノ ハードウェアカ ノ タメノ アーキテクチャ ト カイロ キボ ヨソク モデル

橘達弘

生駒 : 奈良先端科学技術大学院大学, 2007.3

学位論文

この資料には他にも巻号があります。

他の巻号を見る

巻号情報

要旨
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

  • Abstract

R005482

詳細情報

刊年

2007

別書名

Architecture for Hardware Implementation of Genetic Algorithm and Prediction Model for Circuit Size

シリーズ名

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2007年3月

注記

学位記番号: 博第625号

報告番号: 甲第625号

授与年月日: 2007/03/23

学位の種類: 博士(工学)

学生番号: 0461017

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

橘, 達弘 (タチバナ, タツヒロ)

件名

遺伝的アルゴリズム

多目的遺伝的アルゴリズム

FPGA

実装手法

回路規模予測モデル