Studies on power constrained test techniques for VLSI circuits

Studies on power constrained test techniques for VLSI circuits

Zhiqiang You

生駒 : 奈良先端科学技術大学院大学, 2006.3

学位論文

この資料には他にも巻号があります。

他の巻号を見る

巻号情報

No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R003828

2

  • [IS]2006

禁帯出

詳細情報

刊年

2006

別書名

VLSI回路の省電力テストに関する研究

シリーズ名

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2006年3月

注記

学位記番号: 博第567号

報告番号: 甲第567号

授与年月日: 2006/03/24

学位の種類: 博士(工学)

学生番号: 0361041

標題言語

英語 (eng)

本文言語

英語 (eng)

著者情報

尤, 志強 (ヨウ, ジチャン)

件名

design for testability

RTL data path

built-in self-test

low power testing

test scheduling

full scan testing