Studies on DFT for reducing its area and test application time of system-on-a-chip

Studies on DFT for reducing its area and test application time of system-on-a-chip

Masahide Miyazaki

生駒 : 奈良先端科学技術大学院大学, 2006.3

Thesis / Diss.

There are further volumes for this material.

Show other volumes

Volume No.

No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

R003811

2

  • [IS]2006

Restricted

Details

Publication year

2006

Alternative title

システムオンチップのテスト回路面積とテスト実行時間を低減するテスト容易化設計法に関する研究

Series title

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2006年3月

Note

学位記番号: 博第568号

報告番号: 甲第568号

授与年月日: 2006/03/24

学位の種類: 博士(工学)

学生番号: 0361213

Country of publication

Japan

Title language

English (eng)

Language of texts

English (eng)

Author information

宮崎, 政英 (ミヤザキ, マサヒデ)

Subject

SoC

test scheduling

test access mechanism

wrapper

design for test

memory BIST