論理関数の畳み込み機構を導入した省面積 FPGA

論理関数の畳み込み機構を導入した省面積 FPGA

ロンリ カンスウ ノ タタミコミ キコウ オ ドウニュウ シタ ショウメンセキ FPGA

梶原裕嗣

生駒 : 奈良先端科学技術大学院大学, 2003.3

Thesis / Diss.

Volume No.

No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

R002552

2

  • [IS]2003(3)

Restricted

Details

Publication year

2003

Alternative title

Area efficient FPGA architecture with logic function folding

Series title

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2003年3月

Note

学位記番号: 修第2182号

授与年月日: 2003/03/24

学位の種類: 修士(工学)

学生番号: 0151029

Country of publication

Japan

Title language

Japanese (jpn)

Language of texts

Japanese (jpn)

Author information

梶原, 裕嗣 (カジハラ, ヒロツグ)

Subject

FPGA

再構成可能デバイス

ルックアップテーブル

LUT

論理関数の畳み込み

省面積化