HDL ニヨル VLSI セッケイ : Verilog HDL ト VHDL ニヨル CPU セッケイ
深山正幸 [ほか] 著
第2版
東京 : 共立出版, 2002.1
図書| No. | 刷年 | 所在 | 請求記号 | 資料ID | 貸出区分 | 状況 | 予約人数 |
|---|---|---|---|---|---|---|---|
|
1 |
|
|
0041055 |
一般 |
|
|
2002
x, 245p : 挿図 ; 24cm
その他の著者: 北川章夫, 秋田純一, 鈴木正國
参考図書: p[241]-242
日本語 (jpn)
日本語 (jpn)
深山, 正幸(1966-) (ミヤマ, マサユキ)
北川, 章夫(1961-) (キタガワ, アキオ)
秋田, 純一 (1970-) (アキタ, ジュンイチ)
鈴木, 正國(1939-) (スズキ, マサクニ)
NDC8:549.7
NDC9:549.7
NDLC:ND386
9784320120273/4320120272
BA5517252X
