ロンリ カンスウ ノ タタミコミ ニ モトヅク Look Up Table オヨビ ソノ FPGA ヘ ノ オウヨウ
石井淳
生駒 : 奈良先端科学技術大学院大学, 2002.3
1
R002195
2
禁帯出
2002
奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2002年3月
学位記番号: 修第1854号
授与年月日: 2002/03/22
学位の種類: 修士(工学)
学生番号: 0051005
日本語 (jpn)
石井, 淳 (イシイ, アツシ)
FPGA(Field Programmable Gate Array)
LUT(Look UP Table)
論理関数の畳み込み
コンフィギュレーションビットの削減
加算回路の省面積化
FPGA(Field Programmable Gate Array)LUT(Look UP Table)論理関数の畳み込みコンフィギュレーションビットの削減加算回路の省面積化
