時間展開モデルに基づくレジスタ転送レベル回路の非スキャンテスト容易化設計法に関する研究, 要旨

時間展開モデルに基づくレジスタ転送レベル回路の非スキャンテスト容易化設計法に関する研究, 要旨

ジカン テンカイ モデル ニ モトズク レジスタ テンソウ レベル カイロ ノ ヒスキャンテスト ヨウイカ セッケイホウ ニカンスル ケンキュウ

岩田浩幸

生駒 : 奈良先端科学技術大学院大学, 2007.3

Thesis / Diss.

There are further volumes for this material.

Show other volumes

Volume No.

要旨
No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

  • Abstract

R005498

Details

Publication year

2007

Alternative title

Studies on a Non-Scan Design for Testability Method Based on Time Expansion Model for Register Transfer Level Circuits

Series title

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2007年3月

Note

学位記番号: 博第631号

報告番号: 甲第631号

授与年月日: 2007/03/23

学位の種類: 博士(工学)

学生番号: 0561006

Country of publication

Japan

Title language

Japanese (jpn)

Language of texts

Japanese (jpn)

Author information

岩田, 浩幸 (イワタ, ヒロユキ)

Subject

テスト容易化設計

RTL回路

時間展開モデル

部分強可検査

完全故障検出効率