1ビットプロセッサアレイ向けHW/SW分割手法の研究

1ビットプロセッサアレイ向けHW/SW分割手法の研究

1ビット プロセッサ アレイ ムケ HW/SW ブンカツ シュホウ ノ ケンキュウ

山根正嗣

生駒 : 奈良先端科学技術大学院大学, 2007.3

Thesis / Diss.

Volume No.

No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

R005280

2

  • [IS]2007(11)

Restricted

Details

Publication year

2007

Alternative title

HW/SW Partitioning for 1bit Processor Array

Series title

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2007年3月

Note

学位記番号: 修第3599号

授与年月日: 2007/03/23

学位の種類: 修士(工学)

学生番号: 0551130

Country of publication

Japan

Title language

Japanese (jpn)

Language of texts

Japanese (jpn)

Author information

山根, 正嗣 (ヤマネ, マサツグ)

Subject

HW/SW分割

1bitプロセッサアレイ

リコンフィギュラブルアーキテクチャ

タスクグラフ

アルゴリズム