• Top
  • Details (Local collection)
Studies on power constrained test techniques for VLSI circuits

Studies on power constrained test techniques for VLSI circuits

Zhiqiang You

生駒 : 奈良先端科学技術大学院大学, 2006.3

Thesis / Diss.

Volume No.

Total: 2
No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

R003828

2

  • [IS]2006

Restricted

No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

  • Abstract

R004899

Details

Publication year

2006

Alternative title

VLSI回路の省電力テストに関する研究

Series title

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2006年3月

Note

学位記番号: 博第567号

報告番号: 甲第567号

授与年月日: 2006/03/24

学位の種類: 博士(工学)

学生番号: 0361041

Country of publication

Japan

Title language

English (eng)

Language of texts

English (eng)

Author information

尤, 志強 (ヨウ, ジチャン)

Subject

design for testability

RTL data path

built-in self-test

low power testing

test scheduling

full scan testing