• Top
  • Details (Local collection)
Multi-Cycle Path Analysis for Timing Verification of Sequential Logic Circuits

Multi-Cycle Path Analysis for Timing Verification of Sequential Logic Circuits

Kazuhiro Nakamura

生駒 : 奈良先端科学技術大学院大学, 1998.9

Thesis / Diss.

Volume No.

Total: 1
No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

  • [IS]1998(13)

Restricted

Details

Publication year

1998

Alternative title

順序回路のタイミング検証のためのマルチサイクルパスの解析

Series title

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 1998年9月

Note

学位記番号: 修第877号

Country of publication

Japan

Title language

English (eng)

Language of texts

English (eng)

Author information

中村, 一博 (ナカムラ, カズヒロ)