• Top
  • Details (Local collection)
Reconfigurable 1-bit processor array with reduced wiring area

Reconfigurable 1-bit processor array with reduced wiring area

Nobuo Nakai

生駒 : 奈良先端科学技術大学院大学, 2005.3

Thesis / Diss.

Volume No.

Total: 1
No. Printing year Location Call Number Material ID Circulation class Status Waiting

1

R003406

2

  • [IS]2005(9)

Restricted

Details

Publication year

2005

Alternative title

配線リソースを考慮した再構成可能1bitプロセッサアレイ

Series title

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2005年3月

Note

学位記番号: 修第2895号

授与年月日: 2005/03/24

学位の種類: 修士(工学)

学生番号: 0351085

Country of publication

Japan

Title language

English (eng)

Language of texts

English (eng)

Author information

中井, 伸郎 (ナカイ, ノブオ)

Subject

Reconfigurable Computing

coarse-grained architecture

bit-serial

wiring area