マルチスレッド化によるシストリックリングアクセラレータの面積削減手法

マルチスレッド化によるシストリックリングアクセラレータの面積削減手法

マルチスレッドカ ニ ヨル シストリックリング アクセラレータ ノ メンセキ サクゲン シュホウ

山野龍佑

生駒 : 奈良先端科学技術大学院大学, 2018.3

学位論文

巻号情報

全1件
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R014538

2

  • [IS]2017(8)

禁帯出

詳細情報

刊年

2018

別書名

Area Reduction Method of systolic ring Accelerator by multithreading

シリーズ名

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2018年3月

注記

学位記番号: 修第7394号

学位授与年月日: 2018/03/23

学位の種類: 修士(工学)

学生番号: 1651118

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

山野, 龍佑 (ヤマノ, リュウスケ)

件名

CGRA

アクセラレータ

マルチスレッディング

エッジコンピューティング

ステンシル計算