時間展開モデルに基づくレジスタ転送レベル回路の非スキャンテスト容易化設計法に関する研究

時間展開モデルに基づくレジスタ転送レベル回路の非スキャンテスト容易化設計法に関する研究

ジカン テンカイ モデル ニ モトズク レジスタ テンソウ レベル カイロ ノ ヒスキャンテスト ヨウイカ セッケイホウ ニカンスル ケンキュウ

岩田浩幸

生駒 : 奈良先端科学技術大学院大学, 2007.3

学位論文

巻号情報

全2件
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R005325

2

  • [IS]2007

禁帯出

No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

  • Abstract

R005498

詳細情報

刊年

2007

別書名

Studies on a Non-Scan Design for Testability Method Based on Time Expansion Model for Register Transfer Level Circuits

シリーズ名

奈良先端科学技術大学院大学情報科学研究科博士論文 ; 2007年3月

注記

学位記番号: 博第631号

報告番号: 甲第631号

授与年月日: 2007/03/23

学位の種類: 博士(工学)

学生番号: 0561006

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

岩田, 浩幸 (イワタ, ヒロユキ)

件名

テスト容易化設計

RTL回路

時間展開モデル

部分強可検査

完全故障検出効率