1ビットプロセッサアレイ向けHW/SW分割手法の研究

1ビットプロセッサアレイ向けHW/SW分割手法の研究

1ビット プロセッサ アレイ ムケ HW/SW ブンカツ シュホウ ノ ケンキュウ

山根正嗣

生駒 : 奈良先端科学技術大学院大学, 2007.3

学位論文

巻号情報

全1件
No. 刷年 所在 請求記号 資料ID 貸出区分 状況 予約人数

1

R005280

2

  • [IS]2007(11)

禁帯出

詳細情報

刊年

2007

別書名

HW/SW Partitioning for 1bit Processor Array

シリーズ名

奈良先端科学技術大学院大学情報科学研究科修士論文 ; 2007年3月

注記

学位記番号: 修第3599号

授与年月日: 2007/03/23

学位の種類: 修士(工学)

学生番号: 0551130

標題言語

日本語 (jpn)

本文言語

日本語 (jpn)

著者情報

山根, 正嗣 (ヤマネ, マサツグ)

件名

HW/SW分割

1bitプロセッサアレイ

リコンフィギュラブルアーキテクチャ

タスクグラフ

アルゴリズム