LSI ノ テイショウヒ デンリョク テスト
大和勇太
生駒 : 奈良先端科学技術大学院大学, 2013.5
Lecture ArchiveNo. | Printing year | Location | Call Number | Material ID | Circulation class | Status | Waiting |
---|---|---|---|---|---|---|---|
1 |
|
|
M010915 |
|
|
|
LSIの低消費電力化が進む一方で、テスト時の消費電力との乖離に起因する歩留り低下が問題になっている。テストでは通常動作では現れない状態遷移が生じるため、消費電力が通常動作の数倍高くなる。その結果、故障がなく正しく動作する回路であってもテスト時に誤動作し、不良品と誤って判定される。本講演では、これまでに提案された代表的な低消費電力テスト手法について概説する。 While decreasing power dissipation of LSIs, yield loss due to a large gap between functional power and test power has become a serious problem. Generally, test power is several times higher than functional power, because of unusual state transitions during test that do not appear during functional operation. As a result, fault-free circuits can be misclassified as a defective ones. In this talk, an overview of typical low-power testing methods is presented.
2013
電子化映像資料(44分33秒)
Low-Power Testing of LSIs
情報科学研究科・ゼミナール講演 ; 平成25年度
講演者所属: 奈良先端科学技術大学院大学 情報科学研究科 ディペンダブルシステム学研究室
講演日: 平成25年5月15日
講演場所: 情報科学研究科大講義室L1
Japan
Japanese (jpn)
Japanese (jpn)
大和, 勇太 (ヤマト, ユウタ)